

Linguagem de montagem



UNIFEI

Universidade Federal de Itajubá

IMC – Instituto de Matemática e Computação

Prof. Carlos Minoru Tamaki

Introdução

- Por que IBM-PC?
 - Por serem os computadores mais populares e mais difundidos no mundo.

INTEL 8086 e 8088

- 8086 lançado em 1978 – microprocessador com registradores de 16 bits barramento externo de dados de 16 bits e barramento de endereços de 20 bits.
- 8088 lançado em 1979 – microprocessador idêntico ao 8086 exceto o barramento de dados externo ser de 8 bits.
- Para o aumento da velocidade utilizam Fetch Look Ahead (fila de instruções pré-carregadas).
- Todos os registradores de dados e/ou endereços são de 16 bits.

Registadores do 8086/8088

	15	8	7	0	
AX	AH		AL		acumulador
BX	BH		BL		base
CX	CH		CL		contador
DX	DH		DL		dado
SP					ponteiro para pilha
BP					ponteiro base
SI					índice fonte
DI					índice destino
IP					apontador de instruções
FLAGS					flags
CS					segmento de código
DS					segmento de dados
SS					segmento de pilha
ES					segmento extra

Figura 2.1 - Registradores do 8086

Formação do endereço físico de memória

- Barramento externo de 20 bits e registradores de 16 bits




Figura 2.2 - Formação do endereço físico no 8086

tipo de referência à memória	segmento default	segmento alternativo	deslocamento
busca de instrução	CS		IP
pilha	SS		SP
variável	DS	CS,ES,SS	endereço de operando
BP como base	SS	CS,ES,DS	endereço de operando
string fonte	DS	CS,ES,SS	SI
string destino	ES		DI

Tabela 2.1 - Registradores usados em referências típicas à memória

Conjunto de instruções

AAA	ASCII Adjust After Addition	AAD	ASCII Adjust Before Division
AAM	ASCII Adjust After Multiply	AAS	ASCII Adjust After Subtract
ADC	Add with Carry	ADD	Add
AND	Logical And	CALL	Call Procedure
CBW	Convert Byte to Word	CLC	Clear Carry Flag
CLD	Clear Direction Flag	CLI	Clear Interrupt Flag
CMC	Complement Carry Flag	CMP	Compare
CMPSB/W	Compare strings (Byte, Word)	CWD	Convert Word to Double
DAA	Decimal Adjust After Division	DAS	Decimal Adjust after Subtract
DEC	Decrement	DIV	Unsigned Divide
ESC	Escape (for FPU)	HLT	Halt
IDIV	Signed Divide	IMUL	Signed Multiply
IN	Input from Port	INC	Increment
INT	Software Interrupt	INTO	Interrupt on Overflow
IRET	Interrupt Return (16 bits)	IRETD	Interrupt Return (32 bits)
JA,JNBE	Jump if Above	JAE,JNB	Jump if Above or Equal
JB,JNAE	Jump if bellow	JBE,JNA	Jump if Bellow or Equal
JC	Junp on Carry	JCXZ	Jump if CX is Zero
JE,JZ	Jump if Equal (Zero)	JG,JNLE	Jump if Greater
JGE,JNL	Jump if Greater or Equal	JL,JNGE	Jump if Less
JLE,JNG	Jump if Less or Equal	JMP	Jump inconditionally
JNC	Jump if not Carry	JNE,JNZ	Jump if not Equal
JNP,JPO	Jump if Parity Odd	JO,JNO	Jump on Overflow, not Overf.
JP,JPE	Jump if Parity Even	JS,JNS	Jump on Sign, not Sign
LAHF	Load Flags into AH	LDS,LES	Load Far Pointer (DS, ES)

LEA	Load Effective Address	LOCK	Lock the Bus
LODSB/W	Load String (Byte, Word)	LOOP	Loop
LOOPE/Z	Loop while Equal	LOOPNE/Z	Loop while not Equal
MOV	Move Data	MOVSBB/W	Move String (Byte, Word)
MUL	Unsigned Multiply	NEG	Two's Complement Negation
NOP	No Operation	NOT	One's Complement Negation
OR	Inclusive Or	OUT	Output to Port
POP	Pop from Stack	POPF	Pop Flags
PUSH	Push into Stack	PUSHF	Push Flags
RCL	Rotate with Carry Left	RCR	Rotate with Carry Right
REP	Repeat String	REPE/Z	Repeat while Equal (Zero)
REPNE/Z	Repeat while not Equal (Zero)	RET, RETF	Return from Procedure
ROL	Rotate Left	ROR	Rotate Right
SAHF	Store AH into Flags	SAL	Shift Arithmetic Left
SAR	Shift Arithmetic Right	SBB	Subtract with Borrow
SCASB/W	Scan String (Byte, Word)	SHL	Shift Left
SHR	Shift Right	STC	Set Carry Flag
STD	Set Direction Flag	STI	Set Interrupt Flag
STOSB/W	Store String (Byte, Word)	SUB	Subtract
TEST	Logical Compare	WAIT	Wait (coprocessor)
XCHG	Exchange	XLAT	Translate
XOR	Exclusive Or		

Tabela 2.2 - Instruções do 8086/8088

Modos de endereçamento

Modo	Significado
Imediato	operando na instrução
Registrador	operando em registrador
Direto	operando na memória, endereçado por deslocamento contido na instrução
Registrador indireto	operando na memória, endereçado por deslocamento contido em registrador
Indexado (ou base)	operando na memória, endereçado pela soma do registrador de índice (ou base) com o deslocamento contido na instrução
Base e indexado com deslocamento	operando na memória, endereçado pela soma do registrador de índice com o conteúdo do registrador base e com o deslocamento contido na instrução

Tabela 2.3 - Modos de endereçamento do 8086

Exemplos:

Imediato:

ADD CH, 5F

Registrador:

ADD BX, DX

Direto:

ADD WVAR, BX (WVAR é uma posição de memória)

Registrador indireto:

ADD CX, [BX]

Indexado (ou base):

ADD [SI+6], AL

Base e indexado com deslocamento:

ADD [BX+DI+5], DX

Intel 80286 - 1982

- Desempenho superior e maior capacidade de endereçamento.
- Operando em modo real é compatível com 8086.
- Frequências: 6, 8, 10, 12.5 e 16 MHz. Último modelo 20 MHz.
- 4 unidades de processamento:
 - EU – unidade de execução de instrução
 - BU – unidade de acesso e controle do barramento (dados e instruções), realiza pré-fetch de até 6 bytes de instruções
 - IU – unidade de decodificação de instruções
 - AU – unidade de formação de endereços (cálculos do endereço físico)

Intel 80386 - 1985

- Características de mainframes: memória virtual, multiprogramação e multitarefa.
- Poder executar um programa 8086 em modo virtual sem sair do modo protegido.
- Principais características:
 - Arquitetura interna de 32 bits (registradores de 32 bits)
 - Barramento externo de endereço de 30 bits (A2~A31)
 - Barramento externo de dados de 32 bits configurável para 16 bits
 - Suporte a memória virtual (64 Tbytes) e proteção de memória
 - Suporte para multitarefa (multitasking) e multiusuário
 - Virtual mode para 8086 no modo protegido.

- 6 unidades de processamento independentes operando em pipeline:
 - EU – Execution unit – unidade de execução
 - BU – Bus unit – unidade de acesso e controle de barramento (dados e instruções)
 - IU – Instruction unit – unidade de decodificação de instruções
 - PU – Prefetch unit – unidade de pré-fetch com filas de até 16 bytes
 - PgU – Paging unit – unidade de formação de endereços de páginas
 - SU – Segmentation unit – unidade de formação de endereços de segmentos
 - PgU e SU são responsáveis pelo gerenciamento da memória virtual.

Registadores gerais do 80386

	31	15	0	
EAX		AH	AL	acumulador
EBX		BH	BL	base
ECX		CH	CL	contador
EDX		DH	DL	dado
ESP				ponteiro para pilha
EBP				ponteiro base
ESI				índice fonte
EDI				índice destino

Figura 2.3 - Registradores gerais do 80386

Flags e apontador de instruções




Figura 2.4 - Registradores EIP e EF

- CF Bit 0 Carry – vai um
- PF Bit 2 Parity – paridade
- AF Bit 4 Auxiliary Carry – vai um
auxiliary
- ZF Bit 6 Zero
- SF Bit 7 Sign – sinal
- OF Bit 11 Overflow

Registradores seletores de segmento

- CS Segmento de código (code segment)
- SS Segmento de pilha (stack segment)
- DS Segmento de dados (data segment)
- ES Segmento de dados
- FS Segmento de dados
- GS Segmento de dados
- Os seletores de segmento são todos de 16 bits.
- A formação de endereço físico é diferente do 8086 e envolve o conceito de memória virtual segmentada.

Instruções adicionais do 386

BSF	Bit Scan Forward	BSR	Bit Scan Reverse
BT	Bit Test	BTC	Bit Test and Complement
BTR	Bit Test and Reset	BTS	Bit Test and Set
CDQ	Convert Double to Quad	CMPSD	Compare String (D)
CWDE	Convert Word to Extended	INSD	Input Port to String (D)
JECXZ	Jump if ECX is Zero	LFS	Load FS Register
LGS	Load GS Register	LODSD	Load String Data (D)
LSS	Load SS Register	MOVSD	Move String Data (D)
MOVSX	Move with Sign-Extend	MOVZX	Move with Zero-Extend
MOV CR	Move to/from Control Reg	MOV DR	Move to/from Debug Reg.
OUTSD	Output String to Port (D)	POPAD	Pop All eight Registers (D)
POPFD	Pop Extended Flags (D)	PUSHAD	Push All eight Registers (D)
PUSHFD	Push Extended Flags (D)	SCASD	Scan String (D)
SETA,SETNBE	Set Byte if Above	SETAE,SETNB	Set Byte if Above or Equal
SETB,SETNAE	Set Byte if Bellow	SETBE,SETNA	Set Byte if Bellow or Equal
SETC,SETNC	Set Byte on Carry	SETE,SETZ	Set Byte if Equal (Zero)
SETG,SETNLE	Set Byte if Greater	SETGE,SETNL	Set Byte if Greater or Equal
SETL,SETNGE	Set Byte if Less	SETLE,SETNG	Set Byte if Less or Equal
SETNE,SETNZ	Set Byte if not Equal	SETNP,SETPO	Set Byte if Parity Odd
SETO,SETNO	Set Byte on Overflow	SETP,SETPE	Set Byte if Parity Even
SETS,SETNS	Set Byte on Sign	SHLD	Shift Left (D)
SHRD	Shift Right (D)	STOSD	Store String Data (D)

Tabela 2.8 - Instruções adicionais do 80386

As instruções finalizadas por D são instruções estendidas para operandos de 32 bits (Double Word).

Segmentação

- A segmentação transforma endereços lógicos em endereços lineares.




Figura 2.5 - Segmentação no modo protegido

Paginação




Figura 2.6 - Mecanismo de paginação

Intel 80486 - 1989

- Diferenças entre 386 e 486:
 - Cache interno de 8 KB, composta de memória grupo-associativa de 4 caminhos e controlador.
 - Unidade de ponto flutuante interna (FPU).
 - Acesso à memória em modo rajada (burst mode).
 - 6 novas instruções, sendo 3 para controle do cache.


Microprocessadores Pentium

- Lançado em março de 1993 com as seguintes características:
- Barramento de dados externo de 64 bits;
- Registradores de 32 bits
- Cache interno de 16KB
- Em novembro de 1995 lançamento do Pentium Pro, com organização fortemente voltada para a otimização das micro-instruções, apresentando cache interno extra de nível 2.

- Os 5 estágios dos 2 pipelines:
 - busca de instrução (cache de instrução)
 - decodificação da instrução
 - geração de endereço
 - execução
 - escrita (write back)
- O pipeline de ponto flutuante não opera em paralelo.

- O Pentium possui uma unidade de previsão de saltos (branch predictor).
- Suporte a hardware para otimização de código.
- Lógica para detecção e tratamento de código modificável.
- Detecção de erros interna por paridade (para cache de instruções e dados, tags das caches, TLBs e ROM de microcódigo)

Arquitetura Pentium



ADD	U+V
AND	U+V
CALL (immediate)	V
CMP	U+V
DEC	U+V
INC	U+V
Jcc	V
JMP (immediate only)	V
LEA	U+V
MOV (general register and memory only)	U+V
NOP	U+V
OR	U+V
POP (register only)	U+V
PUSH (register only)	U+V
RCL, RCR (one bit and immediate only)	U
ROL, ROR (one bit and immediate only)	U
SAR,SHL,SHR (one bit and immediate only)	U
SUB	U+V
TEST (reg-reg, mem-reg and immediate-EAX only)	U+V
XOR	U+V

Tabela 2.14 - Instruções paralelizáveis no Pentium

Caches

- 2 caches de 8 KB: 1 somente para dados e outro somente para instruções.
- Problema da separação do cache: programas que alteram seu próprio código podem ser executados de forma inconsistente.
- No Pentium programas auto modificáveis são tolerados.
- 486 – write through
- Pentium – write back.

- Branch Target Buffer – BTB
- FPU
 - Ganho muito elevado em relação ao 486 (487). 3 ciclos para soma e multiplicação contra 10 ciclos para soma do 486 ou 12 a 15 para multiplicação do 486.
- Otimização
 - A Intel garante que o código otimizado para Pentium roda 30% mais rápido que o código não otimizado.
 - Os códigos não otimizados roda de 5 a 10% mais rápidos que em 386 ou 486.

Arquitetura Pentium Pro




Figura 2.8 - Arquitetura do Pentium Pro

Pentium MMX

- Lançado em janeiro 1997, visando acelerar aplicações multimídia.
- Pentium normal P54C, Pentium MMX P55C.
- Principais características:
- 57 novas instruções e 4 novos tipos de dados;
- Caches de instruções e dados de 16 KB cada, suportando write-back e write-through no cache de dados;
- Previsão de desvio melhorada;
- Pipeline estendido, um a mais que o Pentium;
- 4 buffers de escrita, compartilhados entre 2 pipes.
- As novas instruções operam em paralelo sobre múltiplos operandos em unidades de 64 bits, a técnica é SIMD (Single Instruction, Multiple Data).

Novos tipos de dados

- O principal tipo de dado do MMX é o packed integer, com notação de ponto flutuante, o usuário controla a posição da vígula.
- 4 novos tipos de dados:
 - Packed byte: 8 bytes em palavras de 64 bits;
 - Packed word: 4 palavras de 16 bits em palavras de 64 bits;
 - Packed doubleword: duas palavras de 32 bits em palavras de 64 bits e
 - Quadword: 1 palavra de 64 bits.

- Registradores MMX
 - 8 registradores de 64 bits: MM0 a MM7, mapeados fisicamente para os registradores de ponto flutuante (ST0 a ST7).
- Conjunto de instruções estendido
 - As instruções MMX operam sobre grupos de 8 bytes, 4 palavras e 2 palavras longas, o tipo de dado que deve ser manipulado é indicado pela instrução.
 - A capacidade aritmética das instruções MMX foram alteradas para a aritmética de saturação, diferente da aritmética normal (wrap-around).

Pentium II

- Lançado em maio de 1997.
- Pentium II = Pentium Pro + MMX.
- 1a série denominada Klamath e a 2a série denominada Deschutes, diferenças entre as 2 séries:
- Nível tecnológico;
 - Conectores;
 - Deschutes de 350 a 500 MHz
 - Cache de nível 2 de 1 a 2 Mbytes e
 - Placa mãe operando a 100 Mhz.

Pentium III

- Fevereiro de 1999 -> Pentium III, codinome Katmai, com mais 70 instruções conhecidas por MMX2, KNI (Katmai New Instructions) e atualmente SSE (Streaming SIMD Extensions).
- Apresenta 8 novos registradores de 128 bits, XMM0 a XMM7, diferentes do MM0-MM7.
- As instruções SSE são divididas em 3 grupos:
 - Sobre números inteiros
 - Sobre números em ponto flutuante
 - Sobre memória cache

AMD Athlon

- O Athlon é o processador K6-III reprojetoado. No final de 1999.
- Em 2000, a AMD lançou outros processadores da família K7: DURON e Thunderbird, com novas 24 instruções 3DNow e outras instruções MMX.
- O Duron possui um cache L2 de 64Kbytes e o Thunderbird 256Kbytes.

Pentium 4

- Em 2000 a Intel lançou o Pentium III Coopermine de 667MHz com 256 KBytes de cache e o PIII Cascades (para servidores).
- Em novembro de 2000, Pentium 4, processador de 32 bits com tecnologia “Net Burst”, que permite maior desempenho.

Principais características do Pentium 4:

- As unidades aritméticas executavam com o dobro da frequência do processador
- Pipeline de 20 estágios ("hiperpipeline")
- Execução dinâmica especulativa fora de sequência
 - Até 128 instruções em execução (3x > PIII)
 - Até 48 leituras (loads) e 24 escritas (store) (2x)
- Algoritmo melhorado para previsão de desvios
- Novo sistema de cache de nível 1
 - Cache de execução de 12K micro-operações
 - Cache de dados de 8KByte
- Instruções SSE2 – 144 novas instruções
- Barramento do sistema "Net Burst" de 400 MHz

Tabela de evolução dos processadores da família x86

Nome	Data	Transistores	Microns	Velocidade do clock	Largura de dados	MIPS
8080	1974	6.000	6	2 MHz	8 bits	0,64
8088	1979	29.000	3	5 MHz	16 bits 8 bits	0,33
80286	1982	134.000	1,5	6 MHz	16 bits	1
80386	1985	275.000	1,5	16 MHz	32 bits	5
80486	1989	1.200.000	1	25 MHz	32 bits	20
Pentium	1993	3.100.000	0,8	60 MHz	32 bits 64 bits	100
Pentium II	1997	7.500.000	0,35	233 MHz	32 bits 64 bits	300
Pentium III	1999	9.500.000	0,25	450 MHz	32 bits 64 bits	510
Pentium 4	2000	42.000.000	0,18	1,5 GHz	32 bits 64 bits	1,700
Pentium 4 "Prescott"	2004	125.000.000	0,09	3,6 GHz	32 bits 64 bits	7,000
Pentium D	2005	230.000.000	90nm	2,8 GHz 3,2 GHz	32 bits	
Core2	2006	152.000.000	65nm	1,33 2,33 GHz	32 bits	26,000
Core 2 Duo	2007	820.000.000	45nm	3 GHz	64 bits	53,000
Core i7	2008	731.000.000	45nm	2,66 GHz 3,2 GHz	64 bits	76,000

<https://mfra98.wordpress.com/disciplinas/arquitetura-de-computadores/modulo-4/evolucao-das-arquiteturas-do-microprocessador/>
[acessado 20/09/22 11:56]

Athlon 64




Figure 1-1. Application-Programming Register Set

REGISTRADORES DA ARQUITETURA INTEL 64 E IA-32

	63	32	31	16	15	8	7	0
RAX	EAX →			AX →		AH		AL
RBX	EBX →			BX →		BH		BL
RCX	ECX →			CX →		CH		CL
RDX	EDX →			DX →		DH		DL
RSI	ESI →			SI				
RDI	EDI →			DI				
RBP	EBP →			BP				
RSP	ESP →			SP				
R8				R8D				
R9				R8D				
R10				R8D				
R11				R8D				
R12				R8D				
R13				R8D				
R14				R8D				
R15				R8D				

Bibliografia

- Organização Estruturada de Computadores
– Andrew S. Tanenbaum, Tood Austin – 6ª
Edição 2013 Prentice Hall
- Vários sites da internet